1 / 21

Rangkaian Logika Sequensial

Rangkaian Logika Sequensial. FLIP-FLOP. Flip-Flop (ff). FF adalah rangkaian utama dalam logika sequensial . Counter, Register, Memory, serta rangkaian sequensial lainnya disusun dengan menggunakan flipflop sebagai komponen utama .

gareth
Download Presentation

Rangkaian Logika Sequensial

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Rangkaian Logika Sequensial FLIP-FLOP

  2. Flip-Flop (ff) • FF adalahrangkaianutamadalamlogikasequensial. • Counter, Register, Memory, sertarangkaiansequensiallainnyadisusundenganmenggunakanflipflopsebagaikomponenutama. • Flipflopadalahrangkaian yang mempunyaifungsipengingat (memory). Artinyarangkaianinimampumelakukanpenyimpanan data sesuaidengankombinasimasukan yang diberikankepadanya. Ada 4 macamflipflop yang akandibahasyaitu • RS flipflop, • JK flipflop, • D flipflop, • T flipflop. • Ciriutamadariflipflopadalahkeluaran Q dan Q’ adalahselaluberlawanan / stabil (jika Q = 0 maka Q’ = 1, Jika Q = 1 maka Q’ =0). Karenakondisiduakeadaanstabilinirangkaianflipflopdinamakan juga dengan rangkaian bistabil.

  3. RS flipflop • Flipflopiniterdiridariduamasukan, yaitu S (set) dan R (reset). • Serta duakeluarannyayaitu Q dan Q’ . • Kondisi Set adalahkondisiketika Q berlogika 1. • Kondisi Reset adalahkondisiketika Q berlogika 0. • Perhatikangambarberikut :

  4. Untuk menganalisanya, asumsikan atau ambil permisalan keluaran sebelumnya.

  5. Rangkaiandantabelkebenaran RS-FF

  6. Perkembanganselanjutnya, flipflopharusdipasangsecarasinkrondengan unit lain dansesuaidenganclocknya. • PerhatikangambarflipflopRSdengan clock.

  7. SR-FF dengan simbol seperti pada gambar 3.2, outputnya baru akan memberikan respons menuju output berikutnya jika input T diberi trigger. • Tabel 3.1. menunjukkan perubahan kondisi output dari SR-FF dengan Clock. Jika clock bernilai “1”, maka kondisi output akan berubah sesuai dengan perubahan input SR-nya, jika clock bernilai “0”, kondisi output tetap pada kondisi sebelumnya, meskipun nilai input S dan R-nya diubah-ubah.

  8. JK Flipflop • Flipflop JK merupakan penyempurnaan dari flipflop RS terutama untuk mengatasi kondisi terlarang seperti yang telah dijelaskan diatas. • Pada kondisi masukan J = 1 dan K = 1 akan membuat kondisi keluaran berlawanan dengan kondisi keluaran sebelumnya. • Sementara untuk keluaran berdasarkan kondisi- kondisi masukan yang lain semua sama dengan Flipflop RS.

  9. D FlipFlop • Flipflop D merupakan Flipflop RS yang memaksa untuk memiliki satu masukan dengan R selalu berlawanan dengan S, sehingga kondisi masukan SR sama tidak akan pernah terjadi. • Perhatikan gambar flipflop D berikut.

  10. T Flipflop • Flipflop T atau flipflop toggle adalah flipflop JK yang kedua masukannya (J dan K) digabungkan menjadi satu sehingga hanya ada satu jalan masuk. • Karakteristik dari flipflop ini adalah kondisi keluaran akan selalu toggle atau berlawanan dengan kondisi sebelumnya apabila diberikan masukan logika 1. • Sementara itu kondisi keluaran akan tetap atau sama dengan kondisi keluaran sebelumnya bila diberi masukan logika 0.

  11. Sebuah T-FF dapat dibentuk dari SR-FF maupun dari JK-FF, karena pada kenyataan, IC T-FF tidak tersedia di pasaran. T-FF biasanya digunakan untuk rangkaian yang memerlukan kondisi output berikut yang selalu berlawanan dengan kondisi sebelumnya, misalkan pada rangkaian pembagi frekuensi (Frequency Divider). • Rangkaian T-FF dibentuk dari SR-FF dengan memanfaatkan hubungan Set dan Reset serta output Q dan Q’ yang diumpan balik ke input S dan R. Sedangkan rangkaian T-FF yang dibentuk dari JK-FF hanya perlu menambahkan nilai “1” pada input-input J dan K (ingat sifat Toggle dari JK-FF).

  12. 1. Saat S = 0 dan R = 0. MisalkankeluaransebelumnyaQn = 1 dan n Q = 0. makaQn+1 = 1 dan n 1 Q + = 0. 2. Saat S = 0 dan R = 0. MisalkankeluaransebelumnyaQn = 0 dan n Q = 1. makaQn+1 = 0 dan n 1 Q + = 1. Dari dua analisa yang ada (1 dan 2), dapat disimpulkan bahwasaat S = 0 dan R = 0, makakeluarannyaadalahsamadengankeluaransebelumnya. 3. Saat S = 0 dan R = 1. MisalkankeluaransebelumnyaQn = 1 dan n Q = 0. makaQn+1 = 0 dan n 1 Q + = 1. 4. Saat S = 0 dan R = 1. MisalkankeluaransebelumnyaQn = 0 dan n Q = 1. makaQn+1 = 0 dan n 1 Q + = 1. Dari dua analisa yang ada (3 dan 4), dapat disimpulkan bahwa saat S = 0 dan R = 1, maka keluaran Q = 0.

  13. 5. Saat S = 1 dan R = 0. MisalkankeluaransebelumnyaQn = 1 dan n Q = 0. makaQn+1 = 1 dan n 1 Q + = 0. 6. Saat S = 1 dan R = 0. MisalkankeluaransebelumnyaQn = 0 dan n Q = 1. makaQn+1 = 1 dan n 1 Q + = 0. Dari dua analisa yang ada (5 dan 6), dapat disimpulkan bahwa saat S = 1 dan R = 0, maka keluaran Q = 1. 7. Saat S = 1 dan R = 1. MisalkankeluaransebelumnyaQn = 1 dan n Q = 0. makaQn+1 = 1 dan n 1 Q + = 1. 8. Saat S = 1 dan R = 1. MisalkankeluaransebelumnyaQn = 0 dan n Q = 1. maka Qn+1 = 1 dan n 1 Q + = 1. (Ingatciriutamaflipflopbahwakondisikeluaran Q dan Q harus berlawanan). Dari dua analisa yang ada (7 dan 8), dapat disimpulkanbahwaflipflop RS tidak diperbolehkan / dilarang saat S = 1 dan R = 1.

More Related