1 / 82

Circuitos Digitales II

Departamento de Ingeniería Electrónica Facultad de Ingeniería. Circuitos Digitales II. Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2012-1 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Felipe Cabarcas fcabarcas@udea.edu.co.

nituna
Download Presentation

Circuitos Digitales II

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Departamento de Ingeniería Electrónica Facultad de Ingeniería Circuitos Digitales II Jerarquía de memoria Memoria Cache (Parte II) Semana No.14 Semestre 2012-1 Prof. Eugenio Duque Pérez eaduque@udea.edu.co Prof. Felipe Cabarcas fcabarcas@udea.edu.co

  2. El contenido de esta clase se complementa con el capítulo 7 del texto :Computer OrganizationDavid A. Patterson, John L. Hennessy.Tercera Edición

  3. Recordando : Los cinco componentes de cualquier computador Con: • registros para almacenar variables, y • modos de direccionamiento para accesar la memoria.

  4. Ejemplos reales de sistemas computacionales y sus jerarquías de memoria

  5. Pentium Board

  6. AsusEee PC

  7. AsusEee PC (…cont)

  8. AsusEee PC (…cont)

  9. Ipods and Iphones

  10. Arquitectura

  11. Jerarquía de Memoria Soportada en la diferencia de las tecnologías de memoria (SRAM,DRAM y Magnética) y en el principio de localidad (espacial, y temporal).

  12. Recordando la terminología utilizada en Cache

  13. Cache : Consideraciones y términos

  14. Cache : Consideraciones y términos (…cont) • Miss Penalty (Tiempo de penalización) : • Tiempo necesario para recuperar una falta y suministrar el bloque requerido a la CPU.

  15. Calculating Miss Penalties • What happens during a miss? 1.Ask for data (send address to DRAM), 1 cycle typical Address Cache(k-wordblocks) DRAM 2. DRAM finds and reads the data e.g. 5 cycles CPU 3. DRAM delivers 1 word each cycle

  16. Fundamentos de Cache Mapeamiento Directo y Desempeño

  17. Accessing Cache (...cont) 31 30 29 ... 15 14 13 12 11 10 9 ... 3 2 1 0 Address 20 10 Slot # V Tag Data 0 Total cache size:1024x (1 + 20 + 32) = 53 Kbits 1 2 1022 1023 32 20 Tag Data = Hit

  18. Como trabaja el controlador cache

  19. Tamaño de Bloques y Desempeño

  20. Exploiting Spatial Locality: Bigger Blocks • To better exploit spatial locality caches fetch several words after a miss V Tag Data V Tag Data 0 0 1 1 2 2 511 64 1022 1023 choose desired word 32 20 20 Data 32 Data

  21. Example: 4-word Blocks Read address 28 (0011100): • Block index 01, • Word 11 within block, • tag 0. Is stored in Tag field Chooses word within block 0 0 1 1 1 0 0 Chooses byte within word Chooses slot

More Related