1 / 44

제 3 장 논리 게이트

논리회로 설계. 제 3 장 논리 게이트. 3.1 기본 논리 게이트. AND 게이트 OR 게이트 NOT 게이트 ( 인버터 ). 기본 논리 게이트 ( 계속 ). AND 게이트 두 개 혹은 그 이상의 입력 신호들에 대하여 AND 연산을 수행하고 결과 신호를 출력하는 게이트 두 입력 파형들에 대한 AND 게이트의 출력 파형. 기본 논리 게이트 ( 계속 ). [ 응용 ] 인히비트 신호 (inhibit signal): 원하지 않는 시간 구간 동안에는

adanne
Download Presentation

제 3 장 논리 게이트

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 논리회로 설계 제3장 논리 게이트

  2. 3.1 기본 논리 게이트 • AND 게이트 • OR 게이트 • NOT 게이트 (인버터)

  3. 기본 논리 게이트 (계속) • AND 게이트 • 두 개 혹은 그 이상의 입력 신호들에 대하여 AND 연산을 수행하고 결과 신호를 출력하는 게이트 • 두 입력 파형들에 대한 AND 게이트의 출력 파형

  4. 기본 논리 게이트 (계속) [응용] 인히비트 신호(inhibit signal): 원하지 않는 시간 구간 동안에는 다른 입력 신호가 게이트를 통과하지 못하게 하는 신호 (B : 인히비트 신호)

  5. 기본 논리 게이트 (계속) • 3-입력 AND 게이트

  6. 기본 논리 게이트 (계속) • OR 게이트 • 두 개 혹은 그 이상의 입력 신호들에 대하여 OR 연산을 수행하고 결과 신호를 출력하는 게이트 • 두 입력 파형들에 대한 OR 게이트의 출력 파형

  7. 기본 논리 게이트 (계속) • 3-입력 OR 게이트의 입출력 파형

  8. 기본 논리 게이트 (계속) • NOT 게이트 (인버터) • 입력 신호의 반전(invert)된 신호를 출력하는 게이트 • 입력 파형에 대한 NOT 게이트의 출력 파형

  9. 3.2 NAND 게이트와 NOR 게이트 3.2.1 NAND 게이트 • AND 게이트와 반대되는 출력을 발생하는 게이트 • 내부 회로는 AND 게이트 보다 더 간단

  10. NAND 게이트와 NOR 게이트 (계속) • NAND 게이트의 입출력 파형

  11. NAND 게이트와 NOR 게이트 (계속) • NAND 게이트를 이용하여 다른 게이트 구성 가능만능 게이트(universal gate)라고도 부름 인버터 AND 게이트

  12. NAND 게이트와 NOR 게이트 (계속) • NOR 게이트 • OR 게이트와 반대되는 출력을 발생하는 게이트 • 내부 회로는 OR 게이트 보다 더 간단

  13. NAND 게이트와 NOR 게이트 (계속) • NOR 게이트의 입출력 파형

  14. NAND 게이트와 NOR 게이트 (계속) • NOR 게이트를 이용하여 다른 게이트 구성 가능만능 게이트(universal gate)라고도 부름 인버터 OR 게이트

  15. 3.3 Exclusive-OR 게이트 • XOR 게이트 • 두 입력이 서로 다른 값을 가지면, 1을 출력 • 두 입력이 같은 값을 가지면, 0을 출력

  16. Exclusive-OR 게이트 (계속) • XOR 게이트의 입출력 파형

  17. Exclusive-NOR 게이트 (XNOR 게이트) • 두 입력이 같은 값을 가지면, 1을 출력 • 두 입력이 서로 다른 값을 가지면, 0을 출력 • 동등 회로(equivalence circuit)라고도 함

  18. Exclusive-NOR 게이트 (계속) • XNOR 게이트의 입출력 파형

  19. 3.4 논리 게이트의 구현 • 논리 게이트는 전자회로 소자들(트랜지스터, 다이오드, 저항, 등)을 이용하여 반도체 칩으로 제조 • 구현에 사용되는 소자들에 따른 계열(family) 분류: • RTL(Resistor-Transistor Logic) • DTL(Diode-Transistor Logic) • TTL(Transistor-Transistor Logic) • MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor) • CMOS(Complementary Metal-Oxide Semiconductor)

  20. 3.4.1 RTL 및 DTL 게이트 회로 • 트랜지스터(transistor) • 종류: NPN 트랜지스터, PNP 트랜지스터 • 입출력단자: 콜렉터(collector: C), 에미터(emitter: E), 베이스(base: B) • RTL 스위칭 회로: 저항(resistor)과 NPN 트랜지스터로 구현 • Vi = 5V(VBE > Vth)  Vo = 0V (IC= VCC/RC : 전도상태 ) • Vi = 0V(VBE= 0) Vo = 5V (IC= 0: 차단 상태 ) • 인버터(NOT 게이트) 기능 수행

  21. NAND 게이트의 RTL 구현 • 두 개의 NPN 트랜지스터를 직렬로 접속하여 구성 • A = B = 0V일 때,IC = 0  F = VCC(5V) • A = B = 5V일 때,IC = VCC/RC F = 0V • 입력단 트랜지스터 회로 추가  3-입력 NAND 게이트 • 출력단에 스위칭 회로 접속 AND 게이트

  22. NOR 게이트의 RTL 구현 • 두 개의 NPN 트랜지스터를 병렬로 접속하여 구성 • A = B = 0V F = 5V [1] , A and/or B = 5V F = 0 [0] • 입력단 트랜지스터 회로 추가  3-입력 NOR 게이트 • 출력단에 스위칭 회로 접속 OR 게이트

  23. DTL 게이트 회로 • 다이오드(diode)와 트랜지스터를 이용하여 구현 • 다이오드의 특성 • 애노드(anode: A)와 캐소드(cathode: C)로구성 • 애노드와 캐소드 간의 전압(VAC)이 정방향(애노드 측: +, 캐소드 측: -)으로 걸리면 전류가 흐름(전도 상태) • VAC가 0V 혹은 역방향(애노드 측: -, 캐소드 측: +)으로 걸리면 전류가 흐르지못함(차단 상태)

  24. DTL 게이트 회로 • DTL NAND 게이트 회로 • A = B = 5V [1]Q1 :전도 상태  F = 0V [0] • A and/or B = 0V [0] Q1 :차단 상태  F = 5V [1]

  25. 3.4.2 TTL 게이트 회로 • 회로 안정성 향상을 위하여 트랜지스터들만으로 회로 구현 • 소규모 반도체 IC(SSI) 칩으로 제조 • 2-입력 TTL NAND 게이트 회로 • 다수의 에미터(emitter)들을 통하여 입력 신호 인가 • A = B = 5V [1]Q2 :전도 상태  F = 0V [0] • A and/or B = 0V [0]Q2 :차단 상태  F = Vcc[1]

  26. 표준 TTL 게이트 IC칩의 특성 • 유형에 따른 칩 번호, 전력소모량, 속도 [예] NAND 게이트(7400)

  27. 3.4.3 MOS 게이트 회로 • 전계효과 트랜지스터(field-effect transistor: FET) 이용 • JFET: 선형회로(아날로그 회로)에 주로 사용 • MOSFET: 디지털 게이트 회로 구현에 사용 • MOSFET(Metal-Oxide Silicon FET) • 고밀도 집적 가능(TTL의 20~30%)  LSI 및 VLSI에서 주로 사용 • 세 단자로 구성: 드레인(drain: D), 소스(source: S), 게이트(gate: G) • NMOS: n-채널트랜지스터 • PMOS: p-채널 트랜지스터

  28. NMOS 트랜지스터 및 스위칭 회로 • VGS > Vth 전도 상태

  29. NAND 게이트의 NMOS 구현 • 두 개의 NMOS 트랜지스터를 직렬로 접속하여 구성 • A = B = 5V  F = 0V [0], Aand/orB = 0V F = VDD[1] • 입력단 트랜지스터 추가  3-입력 NAND 게이트 • 출력단에 스위칭 회로 접속 AND 게이트

  30. NOR 게이트의 NMOS 구현 • 두 개의 NMOS 트랜지스터를 병렬로 접속하여 구성 • A = B = 0V F = VDD [1], A and/or B = 5V F = 0V[0] • 입력단 트랜지스터 추가  3-입력 NOR 게이트 • 출력단에 스위칭 회로 접속 OR 게이트

  31. NMOS 저항을 이용한 게이트 구현 • NMOS 저항: NMOS의 드레인과 게이트를 접속했을 때소스와 드레인 간에 존재하는 저항 성분 • 게이트 회로에서 부하 저항(RD)으로 사용  제조 면적감소 [예] OR 게이트 및 XOR 게이트 회로(A′ 및 B′ 입력 이용가능 가정)

  32. 3.4.4 CMOS 게이트 회로 • CMOS(Complementary MOS) 게이트: NMOS 및 PMOS 트랜지스터를 함께 이용하여 구현 • 장점: 저전력 • CMOS 인버터 회로 및 스위칭 동작의 개념도

  33. NAND 게이트의 CMOS 구현 • 두 개의 PMOS 트랜지스터를 병렬로 접속하고, 두 개의 NMOS 트랜지스터는 직렬로 접속 • A = B = 5V일 때, Q1 & Q2 off, Q3 & Q4  on F =0V

  34. NOR 게이트의 CMOS 구현 • 두 개의 PMOS 트랜지스터를 직렬로 접속하고, 두 개의 NMOS 트랜지스터는 병렬로 접속 • A = B = 0V일 때,Q1 & Q2 on, Q3 & Q4  off F =5V

  35. 3.5 논리 게이트 IC 칩들 • SSI 칩 (14핀) • 7408 : AND 게이트 4개, Vcc, GND • 7432 : OR 게이트 4개, Vcc, GND • 7400 : NAND 게이트 4개, Vcc, GND • 7402 : NOR 게이트 4개, Vcc, GND • 7404 : Hex Inverter (NOT 게이트 6개, Vcc, GND)

  36. 논리 게이트 IC 칩들 (계속)

  37. 논리 게이트 IC 칩들 (계속)

  38. 논리 게이트 IC 칩들 (계속)

  39. [예제 3-3]

  40. [풀이]

  41. 논리 게이트 IC 칩들 (계속)

  42. [풀이] 회로도

  43. [예제 3-4] (계속) [풀이] IC 칩을 이용한 구현]

More Related