1 / 10

容量 DAC の寄生容量が SAR ADC の精度に与える影響の検討

容量 DAC の寄生容量が SAR ADC の精度に与える影響の検討. ◎ ヴ　ミン　コア , 宮原　正也 , 岡田　健一 , 松澤　昭 東京工業大学大学院 理工学研究科電子物理工学専攻. 発表内容. 研究背景 SAR ADC の概要 SAR ADC の課題 まとめ. 研究背景. 近年アナログデジタル混載システムの発達と共に、アナログ・デジタル変換器 (ADC) の更なる高性能化が望まれている。 逐次比較型 ADC(SAR ADC) は容量 DAC 及び簡単なロジックで構成でき、低消費電力動作が可能な ADC として注目を浴びている。. SAR ADC の概要.

edison
Download Presentation

容量 DAC の寄生容量が SAR ADC の精度に与える影響の検討

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 容量DACの寄生容量がSAR ADCの精度に与える影響の検討 ◎ヴ　ミン　コア, 宮原　正也, 岡田　健一, 松澤　昭 東京工業大学大学院 理工学研究科電子物理工学専攻

  2. 発表内容 • 研究背景 • SARADCの概要 • SARADCの課題 • まとめ K. Vu, Tokyo Tech.

  3. 研究背景 • 近年アナログデジタル混載システムの発達と共に、アナログ・デジタル変換器(ADC)の更なる高性能化が望まれている。 • 逐次比較型ADC(SAR ADC)は容量DAC及び簡単なロジックで構成でき、低消費電力動作が可能なADCとして注目を浴びている。 K. Vu, Tokyo Tech.

  4. SAR ADCの概要 SAR=Successive Approximation Register • デメリット • 低速 • 大面積 • メリット • 低消費電力 • 入力範囲大 • 高分解能 b0=0 Using Binary Search VDAC OUTPUT CODE = 010010 b2=0 b3=0 b5=0 VIN b4=1 b1=1 時間 K. Vu, Tokyo Tech.

  5. SAR ADCの課題 トータル容量値 N=10ビット ⇒　1024Cu 64Cu N n m • Cuは最小の容量値 • N = m+n 2-Stage Weighted Capacitor DAC　　　　　　　　　　　⇒小面積化 • 2-Stage WCDACは小面積だが、容量アレイの寄生容量により精度を劣化する恐れがある。 K. Vu, Tokyo Tech.

  6. 寄生容量とDNL特性 βC αC • DNL＝微分非線形性 • DNL小さい方がADCの性能はよい • DNLはβ、m、nの関数で表され、αに依存しない K. Vu, Tokyo Tech.

  7. 寄生容量とDNL特性 β=1.0 βC DNLmax [LSB] 面積 β大 β=0.5 β=0.1 面積最小点 m • βが増加する⇒DNL特性が劣化する • mを大きくすることでDNLの劣化を抑制可能 • 　トータルの容量値の最小点は　(m+n)/2 　　　　　⇒　精度と面積のトレードオフとなる K. Vu, Tokyo Tech.

  8. 寄生容量とゲインエラー特性　 ゲインエラー＝理想的な場合からずれた伝達関数の傾き α=1.0 Gain Error [%] αC α大 α=0.5 α=0.1 m • αはADCの精度に影響を与えない • αが増加する⇒DACの出力範囲小さくなる⇒コンパレータの感度に対する要求が厳しくなる • mを増加することでゲインエラーの劣化を抑制可能　 K. Vu, Tokyo Tech.

  9. まとめ • 寄生容量が2-Stage WCDACの線形特性及びゲインエラー特性に与える影響について検討した • LSBアレイに単位容量の0.5倍の寄生容量が付くと、DACのDNLは約0.5LSB劣化する。 • MSBアレイにおける寄生容量はADCの精度に直接影響を与えないが、DACの出力を小さくさせるためコンパレータの感度に対する要求を厳しくする。単位容量の0.5倍の寄生容量が付くと、約1.7%のゲインエラーが発生する。 • mを大きくすることによりDNLとゲインエラー特性を改善させることが可能であるが、容量面積を増えさせるため精度と面積のトレードオフとなる。 K. Vu, Tokyo Tech.

  10. END K. Vu, Tokyo Tech.

More Related