PLL (Phase Locked Loop)

1. PLL (Phase Locked Loop) • 1.Definisi • Phase Lock Loop adalah suatu osilator dimana frekuensi keluarannya diatur atau dikendalikan oleh frekuensi sinyal luar.

2. 2.Prinsip kerja • Loop dalam keadaan “terkunci“ jika frekuensi sinyal terkunci masukan (referensi) dan frekuensi VCO identik (fS = fO); • Serta beda fasa relatif θe = θs – θo, ditentukan oleh karakteristik detektor fasa dan oleh penyimpangan fS dari frekuensi free running ff(yang didefenisikan dengan tegangan kendali Vd = 0) dari VCO. • Kalau sinyal masuk mempunyai fS = ff , tegangan kendali ke VCO akan tetap sama dengan nol. Fasa θo dari VCO akan mengatur sendiri untuk menghasilkan beda fasa θe = θs – θo, yang akan menghasilkan keluaran nol pada detektor fasa (θe = 0, θs = θo). Sudut θe mungkin 90° atau 180°, tergantung pada jenis rangkaian detektor fasa.

3. Jika frekuensi masuk berubah sehingga fs ≠ ff, beda fasa θe harus cukup berubah untuk menghasilkan kendali Vd tegangan yang akan menggeser frekuensi VCO ke fo=fs. Daerah frekuensi yang dimungkinkan oleh pengendalian tersebut merupakan fungsi dari komponen–komponen loop. • Suatu pembagi frekuensi yang dapat dipilih dapat disisipkan ke dalam loop antara titik a dan b. Kalau perbandingan pembagi sama dengan n, frekuensi VCO fo -n.fs tetapi tegangan/fasa yang diumpanbalikkan ke detektor fasa mempunyai fasa = θo. Dengan ini berarti VCO dapat membangkitkan kelipatan frekuensi masuk dengan hubungan fasa yang teliti antara dua tegangan.

4. 3.Jenis Detektor Phasa: Sinusoidal Detektor Phasa: Ve = kd sin θe, dimana θe = θs – θo jika : θe <<Ve, Ve = kd.θe, kd = Ve/ θe dimana Kd = konstanta detektor fasa (Volt / rad) jika fasa masukan dan fasa keluaran berubah terhadap waktu dan frekuensi, maka: dalam domain s (=j2πf) Ve(s) = kd.θe(s)

5. Detektor Phasa Segitiga: Ve = 2A / π .θe Kd = Ve / θe = 2A / π jika fasa masukan dan fasa keluaran berubah terhadap waktu dan frekuensi, maka: dalam domain s (=j2πf) Ve(s) = kd.θe(s)

6. Detektor Phasa Gigi gergaji: jika fasa masukan dan fasa keluaran berubah terhadap waktu dan frekuensi, maka: (dalam domain s =j2πf)  Ve(s) = kd.θe(s)

7. 4.Filter LPF tanpa penguatan (pasif):

8. 5. Filter Lead-Lag:

9. 6. Filter dengan penguat:

10. 7. VCO (Voltage Controled Oscillator):

11. Phasa keluaran VCO:

12. Fasa keluaran VCO, kita lihat sistem PLL:

13. Fungsi Transfer (fasa) Lingkar Terbuka PLL:

15. Asumsi menggunakan Filter tipe nomor 2:

16. Sehingga:

18. Respon alami sistem orde 2:

19. Keterangan gambar:

21. Daerah kuncian/ tracking: Daerah dimana frekuensi free running masih mampu mengejar perubahan frekuensi luar.

23. 8.9. Kegunaan PLL: 8.9.1 Frequency Syntesizer:

24. 8.9.2 Modulator dan Demodulator: 8.9.2.1 PLL sebagai Modulator FM:

26. Langkah-langkah Perancangan PLL(dengan filter lead-lag):

27. Contoh perancangan PLL: Rancanglah PLL jika diinginkan: Overshot  20%, pada settling time: 1ms dengan kriteria 5%

28. dari soal diatas, overshot< 20 % , nilai < 5% dicapai pada saat:

29. asumsi bahwa dihitung pada saat n =25 fo=2,5 MHz, sehingga:kv = 0,5.10.107 / 25 = 0,2.107

30. Latihan Soal