Download
1 / 36
360 likes | 505 Views
第八章 可编程逻辑器件. 8.1 概 述. 一、数字集成电路按逻辑功能分类. 目前集成电路分为 通用型 和 专用型 两大类。. 通用集成电路 ：如前面讲过的 SSI ， MSI ， PIO ， CPU 等。特点：. 1. 可实现予定制的逻辑功能，但功能相对简单；. 2. 构成的复杂系统时，功耗大、可靠性差，灵活性差。. 3. 用户不可编程。. 专用型集成电路 （ ASIC ）分为定制型和半定制型。特点：. （一）定制型：由用户提出功能，交工厂生产。其特点 是. 1. 体积小、功耗低、可靠性高 ,. 2. 批量小时成本高，设计制造周期长。.
E N D
第八章 可编程逻辑器件 8.1 概 述 一、数字集成电路按逻辑功能分类 目前集成电路分为通用型和专用型两大类。 通用集成电路：如前面讲过的SSI，MSI，PIO，CPU等。特点： 1.可实现予定制的逻辑功能，但功能相对简单； 2. 构成的复杂系统时，功耗大、可靠性差，灵活性差。 3.用户不可编程。 专用型集成电路（ASIC）分为定制型和半定制型。特点： （一）定制型：由用户提出功能，交工厂生产。其特点是 1.体积小、功耗低、可靠性高, 2.批量小时成本高，设计制造周期长。 （二）半定制型：是厂家作为通用产品生产，而逻辑功能由用户自行编程设计的ASIC芯片。如可编程逻辑器件（PLD）。其特点是 1.用户可编程，可加密，因此使用方便； 2.组成的系统体积小，功耗低，可靠性高，集成度高； 3. 不适合批量生产。
二、电子设计自动化（EDA－Electronic Design Automation）简介 1. PLD是实现电子设计自动化的硬件基础： 传统的数字系统设计方法是“固定功能集成块+连线”，见图。 EDA是“基于芯片的设计方法”： 传统电子系统设计方法 基于芯片的设计方法 可编程器件 固定功能元件 芯 片 设 计 电路板的设计 电路板的设计 电 子 系 统 电 子 系 统 当然，仅有硬件还不够，还要有EDA软件。
2.基于PLD设计流程 功能仿真 设计输入 原理图 硬件描述语言 时 序 仿 真 设计实现 优化 合并、映射 布局、布线 器 件 编 程 器件测试 基于可编程逻辑器件设计分为三个步骤：设计输入、设计 实现、编程。其设计流程如下图。 设计实现：生成下载所需的各种文件。 器件编程：即“下载”和“配置”，即将编程数据放到具体的可编程 器件中。
3. 用PLD设计数字系统的特点 采用PLD设计数字系统和中小规模相比具有如下特点： （1） 减小系统体积：单片PLD有很高的密度，可容纳中小规模集成电路的几片到十几片。（低密度PLD小于700门/片，高密度PLD每片达数万门，最高达25万门）。 （2） 增强逻辑设计的灵活性：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制；用户可随时修改。 (3)缩短设计周期：由于可完全由用户编程，用PLD设计一个系统所需时间比传统方式大为缩短；
(4) 提高系统处理速度：用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度； (5) 降低系统成本：由于PLD集成度高，测试与装配的量大大减少。PLD可多次编程，这就使多次改变逻辑设计简单易行，从而有效地降低了成本； (6) 提高系统的可靠性：用PLD器件设计的系统减少了芯片数量和印制板面积，减少相互间的连线，增加了平均寿命, 提高抗干扰能力，从而增加了系统的可靠性； (7)系统具有加密功能：多数PLD器件，如GAL或高密度可编程逻辑器件，本身具有加密功能。设计者在设计时选中加密项，可编程逻辑器件就被加密。器件的逻辑功能无法被读出，有效地防止电路被抄袭。
PLD是70年代发展起来的新型逻辑器件，相继出现了PLD是70年代发展起来的新型逻辑器件，相继出现了 PROM、FPLA、PAL、GAL、EPLD 和 FPGA及iSP 等。前四种属于低密度PLD，后三种属高密度PLD。 输出函数 输入信号 输入 电路 与门 阵列 或门 阵列 输出 电路 互补 输入 乘积项 和项 反馈输入信号 三、 可编程逻辑器件PLD 可直接 输出 它们组成结构基本相似： PLD主体 （一）PLD的基本结构 也可反馈到输入
A A A F2 F1 A B C D A B C D （二）PLD的逻辑符号表示方法 1. 输入缓冲器表示方法 2. 与门和或门的表示方法 × 编程连接 固定连接 F1=A•B•C F2=B+C+D
下图列出了连接的三种特殊情况: 1.输入全编程，输出为0。 2.也可简单地在对应的与门中画叉，因此E=D=0。 3.乘积项与任何输入信号都没有接通，相当与门输出为1。
下图给出最简单的PROM电路图，右图是左图的简化形式。下图给出最简单的PROM电路图，右图是左图的简化形式。 编程连接点 （或） 固定连接点 （与） 实现的函数为：
A C A B C B （三）PLD的结构类型 PLD基本结构大致相同，根据与或阵列是否可编程分为三类： （1）与固定、或编程：PROM （2）与或全编程：FPLA （3）与编程、或固定：PAL、GAL、EPLD、FPGA 1. 与固定、或编程：（PROM） 连接点编程时，需画一个叉。 0 0 0 0 0 1 0 1 0 1 1 1
2. 与、或全编程： 代表器件是FPLA（Programmable Logic Array）（略） 3. 与编程、或固定：代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Logic） EPLD、FPGA （Field Programmable Gate Array ）。 在这种结构中，与阵列可编程，或阵列中每个或门所连接的乘积项是固定的。
与阵列可编程，或阵列不可编程的PLD。 每个交叉点都可编程。 O1为两个乘积项之和。 O1
LDPLD （低密度 PLD） HDPLD （高密度PLD） PROM FPLA PAL GAL EPLD iSP FPGA （四）PLD的分类 可编程逻辑器件PLD
8.3 可编程阵列逻辑（PAL） PAL采用双极型熔丝工艺，工作速度较高（10-35ns)。 PAL是由可编程的与阵列、固定的或阵列和输出电路三部分组成。有些PAL器件中，输出电路包含触发器和从 触发器输出端到与阵列的反馈线，便于实现时序逻辑电路。同一型号的PAL器件的输入、输出端个数固定。
8.3.1 PAL的基本结构 PAL器件的基本电路结构
编程后的PAL电路 编程后对应的逻辑函数
8.3.2 PLA的几种输出电路结构和反馈形式 四个乘积项通过 或非门低电平输出。 I 一、 专用输出结构 输入信号 四个乘积项 I 如输出采用或门，为高电平有效PAL器件。 若采用互补输出的或门，为互补输出器件。 一个输入
二、 可编程I/O输出 结构 当最上面的乘积项为高电平时，三 态门开通，I/O可作为输出或反馈；乘积 项为低电平时，三态门关断，作为输入。 8个乘积项 两个输入，一个来自外部I，另一来自反馈I/O。 可编程I/O结构如下图所示。
三、 寄存器型输出结构 CP和输出使能OE是PAL的公共端 8个乘积项 输出使能OE 或门的输出通过D触发器， 在CP的上升沿时到达输出。 触发器的反相端反馈回与 阵列，可构成时序逻辑电路 触发器的Q端可以 通过三态缓冲器 送到输出引脚
两个或项在触发器的输入 端异或之后，在时钟上升 沿到来时存入触发器内 把与项分割 成两个或项 四、 异或输出结构： 增加了一 个异或门
五、 运算选通反馈结构 运算选通反馈结构 A+B A+B A+B 反馈选通结构的反馈量再接 至与逻辑阵列作为输入变量 反馈选通电路 的输入变量B A+B 反馈选通电路 的反馈变量A
从真值表写出Yo、Yl、Y2的逻辑函数式，经化简后得到从真值表写出Yo、Yl、Y2的逻辑函数式，经化简后得到
8.4 通用阵列逻辑GAL 采用E2CMOS工艺和灵活的输出结构，有电擦除、可反复编程的特性。 与PAL相比，GAL的输出结构配置了可以任意组态的输出逻辑宏单元OLMC（Output Logic Macro Cell）。因此，同一型号的GAL器件可满足多种不同的需要。
PAL结构 GAL结构 GAL和PAL在结构上的区别见下图： 适当地为 OLMC进行 编程，GAL 就可以在功 能上代替前 面讨论过的 PAL各种输 出类型以及 其派生类型
8个输出缓冲器 8个输出反馈缓冲器 8个输入缓冲器 8个OLMC 8.4.1 GAL器件的结构 GAL器件型号定义和PAL一样根据输入输出的数量来确定，GAL16V8中的16表示器件的输入端数量，8表示输出端数量，V则表示输出形式可以改变的普通型 GAL16V8的基本结构 一个共用时钟CLK
GAL的特点 （一）优点： GAL是继PAL之后具有较高性能的PLD，和PAL相比，具有以下优点： (1) 有较高的通用性和灵活性：它的每个逻辑宏单元可以根据需要任意组态，既可实现组合电路，又可实现时序电路。 (2) 利用率高：GAL采用电可擦除CMOS技术，可以用电压信号擦除并可重新编程。因此，可反复使用。 (3) 高性能的E2COMS工艺：使GAL的高速度、低功耗，编程数据可保存20年以上。
（二） GAL器件的缺点 (1)时钟必须共用； (2)或的乘积项最多只有8个； (3)GAL器件的规模小,达不到在单片内集成一个数字系统的要求； (4)尽管GAL器件有加密的功能，但随着解密技术的发展，对于这种阵列规模小的可编程逻辑器件解密已不是难题。 EPLD、FPGA等高密度可编程逻辑器件出现后，上述缺点都得到克服。
8.5 可擦除的可编程逻辑器件EPLD 一、EPLD电路结构 Atmel 公司的EPLD产品：AT22V10电路结构 二、EPLD的特点 1.EPLD（Erasable Programmable Logic Device）。分为两类：一类是紫外线可擦除的EPLD（采用UVEPROM工艺），另一类是电可擦除EPLD（采用E2PROM工艺）。 2.EPLD采用COMS工艺，属高密度可编程逻辑器件HDPLD（集成度大于1000门/片），芯片规模已达上万等效逻辑门。可以实现功能相当复杂的数字系统。 3.速度高(2ns)、功耗低（电流在数十毫安以下），抗干扰能力强。 4.具有在系统编程能力，不用编程器，使用方便，可靠性高。 5.与GAL相比，从结构上增加了： 异步时钟、异步清除功能。可实现异步时序电路。 乘积项共享功能,每个宏单元可多达32个乘积项， 输出级多种使能控制，而且三态输出使能控制比GAL要丰富。
8.6 复杂的可编程逻辑器件CPLD 8.6.1 CPLD的总体结构
8.7 现场可编程门阵列FPGA 前面讨论的可编程逻辑器件基本组成部分是与阵列、或阵列和输出电路。再加上触发器则可实现时序电路。 本节介绍的FPGA（Field Programmable Gate Array）不像PLD那样受结构的限制，它由若干独立的可编程逻辑模块组成。 现场可编程门阵列FPGA基本由6部分组成。可编程输入/输出单元、基本可编程逻辑单元、嵌入式RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核组成。 FPGA的编程单元是基于静态存储器（SRAM）结构，从理论上讲，具有无限次重复编程的能力
8.7.1 现场可编程门阵列FPGA结构 可编程I/O单元IOB 内嵌专用硬核 基本可编程逻辑单元CLB 嵌入式块RAM 底层嵌入功能单元 丰富的布线资源IR
二、现场可编程门阵列FPGA的特点 （一）SRAM结构：可以无限次编程，但它属于易失性元件，掉电后芯片内信息丢失；通电之后，要为FPGA重新配置逻辑，FPGA配置方式有七种，请读者参考有关文献。 （二）延迟时间不确定：CPLD的信号汇总于编程内连矩阵，然后分配到各个宏单元，因此信号通路固定，系统速度可以预测。而FPGA的内连线是分布在CLB周围，而且实现不同逻辑函数时使用CLB的数目不确定，因此延迟不确定。在速度方面低于CPLD的速度。 （三）芯片逻辑利用率：由于FPGA的CLB规模小，又有丰富的连线，所以系统综合时可进行充分的优化，以达到逻辑最高的利用。 （四）实现功能：集成度高，可实现复杂的时序逻辑。
8.9 PLD的编程 PLD开发系统包括硬件和软件两部分 1、硬件系统 开发系统的硬件部分包括计算机和编程器。编程器是对PLD进行写入和擦除的专用装置，能提供写入或擦除操作所需要的电源电压和控制信号，并通过串行接口从计算机接收编程数据，最终写进PLD中。 2、软件编程
