1 / 25

Transformada Rápida de Fourier para FPGA

Transformada Rápida de Fourier para FPGA. Aluno: Arthur Umbelino Alves Rolim(auar@cin.ufpe.br) Orientador: Manoel Eusébio de Lima(mel@cin.ufpe.br). Roteiro. FFT FloPoCo Trabalho realizado Test Bench Complex Adder Complex Multiplier Butterfly Butterfly (1,0) Butterfly (0,-1) FFT8

kyoko
Download Presentation

Transformada Rápida de Fourier para FPGA

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Transformada Rápida de Fourierpara FPGA Aluno: Arthur Umbelino Alves Rolim(auar@cin.ufpe.br) Orientador: Manoel Eusébio de Lima(mel@cin.ufpe.br)

  2. Roteiro • FFT • FloPoCo • Trabalho realizado • Test Bench • Complex Adder • Complex Multiplier • Butterfly • Butterfly (1,0) • Butterfly (0,-1) • FFT8 • Trabalho a ser realizado

  3. Fast Fourier Transform(FFT) • Maneira mais eficiente de calcular um DFT com complexidade O(nlogn ) • Domínio do Tempo -> Domínio da Freqüência • Uma família de algoritmos • Cooley-Tukey • Prime-factor • Bruun's • Rader's • Bluestein's

  4. Fast Fourier Transform(FFT) Extensivamente utilizada em várias aplicações de DSP Análise de espectro Convolução de alta-velocidade (filtro linear) Detecção e estimativa de sinais Identificação de sistemas Compressão de áudio Síntese de modelo espectral de som

  5. FFT

  6. Radix-2 FFT • Diagrama Borboleta DIF(Decimation in Frequency) DIT(Decimation in Time)

  7. FloPoCo (Floating-Point Cores) • Gerador de cores aritméticos em VHDL com opções de: • Frequência • Fabricante do FPGA( Altera ou Xilinx ) • Pipeline • Uso ou não de blocos DSP • Padrão IEEE e LNS (logarithm number system) • Implementa todas as operações(+,*,/,sqr) • Parametrizada( tamanho de expoente e mantissa variáveis ) • Tratamento de exceções(+∞,-∞,NaN)

  8. Trabalho realizado • Implementação dos algoritmos de DFT e FFT em C++ • Construção do modelo de referência em SystemC • Testes na biblioteca FloPoCo • Construção dos blocos básicos da FFT no FPGA • Geração de test benchs • Construção da FFT

  9. Test bench Modelo de Referência C++ Comparador Relatório Saída Saída Entrada Simulador HDL

  10. a + real c b + imag d Complex Adder

  11. Relatório de Síntese Complex Adder • 32 bits • 64 bits Frequência 303.538MHz Frequência 304.095MHz

  12. a x c + real b x d a x d + imag b x c Complex Multiplier

  13. Relatório de Síntese Complex Multiplier • 32 bits • 64 bits Frequência 173.136MHz Frequência 125.653MHz

  14. Complex Adder Complex Adder Complex Mult ButterFly

  15. Relatório de Síntese Butterfly • 32 bits • 64 bits Frequência 173.136MHz Frequência 125.653MHz

  16. Complex Adder Complex Adder ButterFly (1,0)

  17. Relatório de Síntese Butterfly (1,0) • 32 bits • 64 bits Frequência 303.538MHz Frequência 304.095MHz

  18. Complex Adder Complex Adder Change ButterFly (0,-1)

  19. Relatório de Síntese Butterfly (0,-1) • 32 bits • 64 bits Frequência 303.538MHz Frequência 304.095MHz

  20. FFT8

  21. Relatório de Síntese FFT8 32 bits • Normal • Otimizado Frequência 162.633MHz Frequência 172.662MHz

  22. Relatório de Síntese FFT8 64 bits • Normal • Otimizado Frequência 126.276MHz Frequência 172.662MHz

  23. Quantidade de Blocos Aritméticos

  24. Trabalho a ser realizado • Finalizar implementação de um case para validação • Finalizar escrita da dissertação

  25. Dúvidas

More Related