170 likes | 273 Views
Traformazioni fra Bistabili e Registri. Reti Logiche A 2001-2002. Trasformazioni. Spesso si hanno a disposizione bistabili di un dato tipo ma si ha la necessità di utilizzare bistabili di un tipo differente La capacità di memoria di tutti i bistabili è la stessa
E N D
Traformazioni fra Bistabili e Registri Reti Logiche A 2001-2002
Trasformazioni • Spesso si hanno a disposizione bistabili di un dato tipo ma si ha la necessità di utilizzare bistabili di un tipo differente • La capacità di memoria di tutti i bistabili è la stessa • E’ possibile trasformare un bistabile sorgente in uno destinazione grazie ad una rete puramente combinatoria • Siano: • a, b, ...: gli ingressi del bistabile sorgente • A,B, ...: gli ingressi del bistabile destinazione • Il problema consiste nel determinare i segnali da applicare agli ingressi a, b, ... in modo da provocare sulle uscite Q e /Q del bistabile sorgente il comportamento del bistabile destinazione
Trasformazioni • I segnali da applicare agli ingressi di un bistabile prendono il nome di eccitazioni • Le eccitazioni a, b, ... dipendono dai segnali A, B, ... e dallo stato presente Q • In pratica si tratta di sintetizzare le equazioni: • a = a(A, B, ..., Q ) • b = a(A, B, ..., Q ) • A tale scopo è utile rappresentare il comportamento di un bistabile attraverso la tabella delle eccitazioni • La tabella riporta, per ogni possibile coppia stato presente – stato prossimo, gli ingressi che provocano la transizione
Q Q’ S C 0 0 1 x 0 1 1 0 1 0 0 1 1 1 x 0 Trasformazioni • La tabella delle eccitazioni per un bistabile SC è la seguente • La tabella delle eccitazioni non aggiunge informazione alle rappresentazioni già viste del comportamento di un bistabile
a C Q Q A J b B Rete T T C K c S /Q /Q Trasformazioni • Si voglia realizzare un bistabile JKT a partire da un bistabile SCT • Si dovrà realizzare un circuito la cui struttura è la seguente: • E’ intuitivo che i segnali di sincronismo coincidono e quindi il segnale T del JKT può essere applicato direttamente allo SCT • Si possono quindi considerare gli equivalenti asincroni SC e JK
Trasformazioni • Si devono ricavare le funzioni: • S = S(J, K, Q) • C = C(J, K, Q) • Per ogni possibile terna (Q,J,K) di segnali del bistabile JK: • Si individua lo stato prossimo Q’ • Si individua la coppia di eccitazioni S e C del bistabile SC che produce la transizione Q Q’ • Si riportano le eccitazioni S e C su una mappa di Karnaugh avente come variabili d’ingresso Q, J, K • Si sintetizzano le funzioni descritte dalle mappe ottenute con tale procedimento
JK JK Q Q’ S C Q Q 00 01 11 10 00 01 11 10 0 0 0 x 0 0x 0x 10 10 0 0 0 1 1 1 1 0 0 1 1 x0 01 01 x0 0 1 1 0 1 0 0 1 1 1 x 0 Trasformazioni • Il comportamento del bistabile JK è descritto dalla mappa: Q’ S, C
S Q SCT T C /Q Trasformazioni • La mappa ottenuta porta alle funzioni: S = S(J, K, Q) = /QJ C = C(J, K, Q) = QK • Il circuito di trasformazione cercato è quindi: Q J T K /Q
S S Q Q SCT SCT T T C C /Q /Q Bistabili Master-Slave • Le porte che costituiscon un bistabile introducono, nella realtà fisica, dei ritardi di propagazione dei segnali • Tali ritardi possono compromettere il funzionamento corretto dei bistabili visti fino a questo punto • Per questo motivo sono stati sviluppati i bistabili master-slave: Master Slave S Q T /Q C
Master Slave D Q D Q /Q T D D Q Q DFF DT DT /Q T T /Q /Q Bistabili Master-Slave • Particolarmente pratici nelle applicazioni sono i bistabili master-slave di tipo DT, detti anche Flip-Flop D (DFF) • In figura è riportato il loro schema ed il simbolo comunemente adottato
Caricamento Caricamento Lettura Lettura Registri • Un registro è un elemento di memoria • E’ composto da bistabili • E’ in grado di memorizzare un insieme di bit • L’informazione memorizzata in un registro prende il nome di parola • Benché si possano utilizzare bistabili di diversi tipi per realizzare registri, quelli usati comunemente sono bistabili DT master-slave
Registri • I registri si distinguono sulla base dei seguenti aspetti: • Modalità di caricamento dati • Parallelo • Seriale • Modalità di lettura dati • Parallelo • Seriale • Operazioni sui dati: • Scorrimento a destra • Scorrimento a sinistra • Scorrimento circolare
D D D D Q Q Q Q /Q /Q /Q /Q Registri • Registro parallelo-parallelo a 4 bit D2 D0 D1 D3 Clock Q0 Q1 Q2 Q3
D D D D Q Q Q Q /Q /Q /Q /Q Registri • Registro serie-serie a 4 bit (Shift Register) D Q Clock
D D D D Q Q Q Q /Q /Q /Q /Q Registri • Registro serie-parallelo a 4 bit D Clock Q0 Q1 Q2 Q3
D D D D Q Q Q Q /Q /Q /Q /Q Registri • Registro parallelo-serie a 4 bit D2 D0 D1 D3 0 Store/Read Q Clock
D D D D Q Q Q Q /Q /Q /Q /Q Registri • Registro circolare a 4 bit D2 D0 D1 D3 Store/Read Q Clock