전가산기 (FA) 와 전감산기 (FS)

기초전자 회로 및 실험2 디지털 공학실험 2조 전가산기(FA)와 전감산기(FS) 학과 : 전자통신공학과 학번 : 2003709128 메일주소 : mjosaga@paran.com 이름 : 문종욱

CONTENTS • 실험 목적 • 실험 기기 • 관련 이론 • 실험 방법

전가산기 [全加算器] 전감산기 [全減算器] 실험 목적 • 전가산과 전감산의 산술연산을 수행하는 전가산기와 전감산기의 회로 구성 방법을 학습한다. 가산기 [加算器] • 두 개 이상의 수를 입력하여 이들의 합을 출력으로 • 나타내는 회로. 컴퓨터 연산 장치를 구성하는 요소의 하나로, 전가산기와 반가산기의 두 가지가 있다. • 출력은 합과 자리 올림수로 구성된다. 세 개의 입력 단자와 두 개의 출력 단자를 갖고, 입력 신호의 합(또는 차)과 자리 올림 수를 출력 신호로 나타내는 논리 회로.

실험 기기 • CRO(Cathode Ray Oscilloscope) 1대 • 전원 (+5V, 50mA) 1대 • 스위치 판 (5스위치X2) 2개 • IC : 7400, 7402, 7404, 7410, 7483, 7486 각 1개 • 저항 : 680Ω (Blue,Gray,Yellow,Gold) 5개 • LED 5개

관련이론 Full-adder (전가산기) : 3비트 덧셈 (자리올림 포함) 여러 비트 길이의 2진수 가산에 사용 [2진 가산기 진리표] • (b) C-out (Carry Out) (a) S (Sum) (b) EX-OR

[2진 감산기 진리표] 전감산기 논리도 관련이론 Full-Subtractor(전감산기) : 3비트 뺄셈 (자리올림 포함) 여러 비트 길이의 2진수 감산에 사용

7410 1) 전가산기에 의한 합과 전감산기에 의한 차 X + Y + Ci 의 합 S X - Y - Bi 의 차 D 7486 전가산기에서 자리올림 Co 7400 7402 7404 실험방법

실험방법

LED극성 주의 (그림6.6)참조 그림6.7 4비트 2진 전감산기 합과 차를 LED 로 표시 Sc와 Se일치 아닐시 조교문의 Sc=산술적계산값 Se=실험한 데이터 표6.5작성중 Sc와 SE 실험방법 • 유의 사항 가산시 자리올림 Co와 감산시 Bo의 논리는 서로 다르므로 카르노 도법을 이용하여 간략화 합 S=A⊕B+Ci 와 차 D=X⊕Y+Bi 동일한 Ex-OR 회로 사용 Co&Bo S&D MSI X2 다동 비트 감산=자리올림 Co, 빌림 Bo의 논리는 서로 다름. 논리 소자의 수를 줄이기 위해서 (보수 가산) S&Co 완전합산 = 반가산기X2 사용 D& Bo 완전감산 = 반감산기X2 사용

전가산기 (FA) 와 전감산기 (FS)

전가산기 (FA) 와 전감산기 (FS)

Presentation Transcript