第六章 MOS 模拟集成电路 6.1 MOS 模拟集成电路基础 6.1.1 MOS 模拟 IC 中的元件 1、 MOS 集成电容器 铝—薄氧化层— n + 扩散区电容

1. 第六章 MOS模拟集成电路 6.1 MOS模拟集成电路基础 6.1.1 MOS模拟IC中的元件 1、MOS集成电容器 铝—薄氧化层—n+扩散区电容 多晶硅—氧化层—重掺杂衬底间的电容 铝—氧化层—多晶硅电容（寄生电容小） 双层多晶硅电容（寄生电容小）

2. 2、集成电阻器 硼扩电阻——高阻 R=100200/可作5050K 磷扩电阻——低阻 R=25/几十 埋层电阻——低值电阻 R20/几十几百 基区沟道电阻——R=510K/， 几十KM可作大电阻， 精度较差 外延层体电阻—— R=2K/，几十K，可承受高工作电 压，温度系数大 离子注入电阻—— R=500200K/几十K高精度 多晶硅电阻 —— R=十几100/ 薄膜电阻（Ni-Cr、 Cr-Si）——R=几百几K/高精度、 可激光修条

3. 3、MOSFET 与BJT相比，MOS器件主要的缺点在于：  参数离散性大，跨导低，失调电压较大。  噪声大（热噪声+闪烁噪声或称为1/f噪声） gm，ron热噪声。 Si-SiO2界面态影响闪烁噪声，在低频时，1/f噪声显著。如将沟道面积，受界面态影响，闪烁噪声。 • 4、JFET • 参数一致性差，工艺过程中对夹断电压值的确定难以控制。 • 沟道形成于体内，不受表界面效应影响，速度较快，抗干扰 能力强，常用于微小电量取样电路。

4. 6.2 MOS模拟IC子电路 复杂的模拟电路系统都是由若干基本单元组成的子电路构造而成。本章主要从模拟IC基本单元分析入手，说明如何根据电路设计要求，选取适当搭配方案，最终实现设计目的。 具体内容： 通过对电流源，差分放大器、电流镜、源跟随器等子电路单元分别分析讨论结构特性、特点，最后，以模拟运算放大器设计加以应用，从而掌握基本的模拟电路设计方法。

5. 模拟集成运算放大器电路分层说明

6. 10Bits 105MSPS 3V ADC 原理图

7. 电流镜 共源放大器 源耦合对 偏置电路 多路电流放大器 无缓冲二级CMOS运放电路

8. 6.2.1 电流源与电流沉（Current Source and Sink） 所谓电流源或电流沉，是指一种在任何时间内，其电流值和加在两端的电压无关的两端元件。通常负端接VSS的称为电流沉（Sink），正端接VDD的则称为电流源（Source）。一般MOS器件做电流源/沉时，工作在饱和区。

9. 其输出电阻 要使电流源正常工作，应使T管工作在饱和区： 1、基本的电流源、电流沉 （1）电流源 图6-1 基本的电流源结构与I-V特性示意 （6-1）

10. （2）电流沉 图6-2 基本的电流沉结构与V-I特性示意 同理，电流沉正常工作，应使 （6-2） 输出电阻 （6-3）

11. 2、改进的电流沉/源 基本的电流沉/源的优点是结构简单，但性能需加以改善：  增加小信号输出电阻确保整个vout范围内电流稳定。  减小Vmin值，使其在较宽的vout范围内都能很好工作。 （1）接电阻增加输出电阻的技术 VGG为固定偏置，则 vg2=0 图6-3 接电阻增加输出电阻 的结构与等效电路 （6-3）

12. 而饱和区衬底跨导 （6-4） 线性区： 分析小信号模型等效电路，由（6-3）、（6-4）得 （6-5） 可见，最终输出电阻增大为r的gm2rds2倍。

13. （2）实际电路 （a）电路图 （b）等效电路 图6-4 共栅共源电流沉结构 (对M1管来看的) （6-6）

14. 6.2.2 电流镜和电流放大器(Current Mirror & Current Amplifier) 1、基本的电流镜（恒流源） 图6-5 基本的电流镜电路 （6-7）

15. 若T1、T2的工艺参数相同，且vDS1=vDS2，则 （6-8） 调整T1、T2的W/L，可实现不同的功能： 电流镜   电流放大 其输出电阻 （6-9）

16. 但有三个因素使实际的电流镜不符合理想情况：但有三个因素使实际的电流镜不符合理想情况： 沟道长度调制效应较显著时，不能忽略（vDS1vDS2） 由沟道区掺杂的不均匀性和栅氧层的不平整性等引起的两 管之间VT 偏差。 由光刻及套刻精度的影响使几何尺寸不能完全匹配。

17. vGS2 vGS3i0，并趋于原稳定值。 2、威尔逊电流镜——Wilson Current Mirror ——威尔逊电流镜是一种改进型电流镜，通过电流负反馈提高输出电阻。 参考电流ir恒定不变 图6-6 威尔逊电流镜

18. 输出电阻 （6-10） 在近似处理时，应注意此电流镜正常工作时，各管均处于饱和区，gds远小于gm，gmrds»1。

19. 电路实际工作时，要在输入端、输出端加一定电压才能工作。在T3饱和的前提下，为使vi时Ir一定，只有相应地使W3/L3、W2/L2增大。一般v(min)>2vT。另一方面，要保证T3饱和，对输出端电压也有要求：电路实际工作时，要在输入端、输出端加一定电压才能工作。在T3饱和的前提下，为使vi时Ir一定，只有相应地使W3/L3、W2/L2增大。一般v(min)>2vT。另一方面，要保证T3饱和，对输出端电压也有要求： 由 ，得 （6-11） （6-12）

20. 3、共栅共源电流镜——Cascode Current Mirror （a）电路图 （b）等效电路 图6-7 共栅共源电流镜 ids4i0回复原值，r0­提高。

21. 由交流小信号等效电路并结合Kirchhoff定律，得如下方程组： （6-13） 求解方程组可得： （6-14）

22. 6.2.3 基准源 理想的基准电压源或电流源应不受电源和温度变化的影响。“基准”即是强调基准源的输出数值比一般电源的数值有更高的精度和稳定性。通常基准与其连接的负载有关，可用缓冲放大器使其和负载隔开，同时保持良好的性能。 1、简单的电压分压器 VREF对VDD的灵敏度： （a）电阻分压器 （b）有源器件分压器

23. 2、pn结基准电压源 （1）简单的pn结基准源 （6-15） （6-16） 图6-9 简单的pn结基准源 （6-17） VREF对VDD的灵敏度： （6-18）

24. ，VREF受VDD的影响很小。若I=1mA， 一般I>>IS， 当VDD变化10%，VREF只变化0.362%。 IS=10-15A， （但此结构提供的VREF较低。如IS=10-15A，VDD=5V，则VREF=0.93V。）

25. (2) 改进的pn结基准源 （6-19） 注意，上式成立的条件为：IB很小（即很大）；(R1+R2)阻值要大。 图6-10改进的pn结基准源

26. （3）以MOSFET代替BJT的基准源 （a）基本结构 （b）改进结构 图6-11 以MOSFET代替BJT的基准源 对于图6-11（a）所示结构：

27. （6-20） 其灵敏度如下，不如BJT时的情况。 （6-21） 图6-11（b）所示结构提供的基准电压如下，灵敏度与（a）结构相似。 （6-22）

28. （4）齐纳Zenor二极管基准电压源 如图6-12所示，其中的二极管为重掺杂p+n+结，工作于反向击穿状态，其电源电压灵敏度： 图6-12 齐纳二极管基准源 （6-23） 假设：VDD=10V，VBV=6.5V，rz=100，R=35k，则此基准电压源的灵敏度为0.0044。

29. 3、CMOS带隙基准源 CMOS带隙基准源电路见图6-13，此结构实现了一种较为精确的基准电压源。主要利用了MOSFET的亚阈区工作时电流的正温度系数特性与BJT的BE结导通电压VBE的负温度特性相互补偿，达到恒定的基准电压输出。 图6-13 CMOS带隙基准源

30. MOSFET亚阈区电流： （6-24） （6-25） 可见，亚阈区电流为正温度系数。Why? 和工作在强反型时一样，亚阈区阈值电压VT的温度系数也为负的，其亚阈区电流主要受VT的影响，随温度的增加而增加，即温度系数为正。 BE结导通电压VBE与温度的关系： （6-26）

31. 根据半导体能带理论，温度升高，半导体内载流子具有的能量增加，本征激发增强，本征载流子浓度ni增大，由PN结接触电势差 ， 将随之降低，即BE结导通电压随温度升高而降低，因此，VBE是负温度系数。由图6-13可得： （6-27） 而BE结导通电压为负温度系数，Why?

32. 以上式中： S — MOS管的宽长比W/L Vg0 — Si禁带宽度电压 VBEO— T=T0时，接成二极管形式的VBE值 n — 亚阈值倾斜因子，由实验数据提取获得。 n’ —与双极晶体管工艺有关，一般为1.52.2。 ID0 —与工艺有关的参量，受VSB、VT的影响

33. 求得： （6-28） 又∵ （6-29） ∴ 基准电压VREF为 VREF的温度系数： （6-30）

34. 令 ，则 （6-31） 如电路设计使各MOS管尺寸满足此条件，即可实现基准源输出不受温度影响： （6-32） 带隙基准电压

35. 凹凸曲线温度补偿技术

36. 一种低温漂电压基准电路 启动电路 低压高阶基准 差分基准正端输出 差分基准负端输出

37. 差分输出缓冲器的设计 • 静态功耗低，但可以提供很高的动态电流 ； • 输出电阻很低，即使在高频下也可与源随器相同 ； • 可以有效降低毛刺和抑制噪声； 基准输出缓冲器结构图

38. 6.2.4 MOS差分放大器 1、NMOS差分放大器 （1）工作原理与小信号特性 对于差分对结构，T1、T2应是对称的，即：1=2，VT1=VT2。其差分输入信号： 图6-14 NMOS差分放大器 （6-33）

39. 偏置电流： （6-34） 联立（6-33）、（6-34），可得 （6-35） 如采用单端输出，此放大器跨导为： （忽略高次项） （6-36） 可见，单端输出时，放大器跨导只有单管gm的一半。

40. 如采用差分双端输出，其跨导为： （6-37） 可见，差分放大器双端输出时，其跨导相当于单管gm。 由T1一侧支路的等效电路，可得： （6-38）

41. 如差分输入-单端输出，其电压增益为： （6-39A） 如差分输入-双端输出，其电压增益为： （6-39B）

42. （2）差分放大器的输入失调电压VIO VIO包括三个因素： （6-40） 而： （6-41）

43. （3）共模抑制比CMRR （6-42） 因为与BJT相比，MOSFET的gm较小，r0较小，所以AVD较小，MOS差分放大器的CMRR < BJT的CMRR。但MOS差分放大器高输入阻抗，使其以较小的输入电流便可驱动，优于BJT电路。 由双极晶体管跨导：gm=IC/Vt可得：室温下，IC=1mA时 gm=38.5mS 而对于MOS器件，如COX=3.4510-8F/cm2，n=580cm2/v•s，相同偏置电流下要得到此大小的跨导，需要的宽长比： W/L=gm2/(2•COX n IDS)  3.7104

44. 差分放大器的特点： • 放大差模信号、抑制共模信号。理想差分放大器的共模输 入信号完全抵消。因此，有利于消除输入端共模干扰信号， 如偶次谐波。 • 应注意，如采用单端输出，跨导只有单管的一半，增益低； 如后级电路为单端输入，须加双-单转换电路，确保较高的 增益。

45. 2、CMOS差分放大器 （1）NMOS输入的CMOS差分放大器 如图所示，M1、M2构成源耦合对，做差分输入；M3、M4构成电流镜作M1、M2的有源负载；M5、M6构成电流镜提供恒流源；M6、M7为偏置电路提供偏置。另外，此电路还实现了差分输出信号的单端转换。 图6-15 NMOS输入的CMOS差分放大器

46. 由以上分析可以看出，单端信号输出时，V0是以交流地为参考的。同时，由于是差分输出，此放大器跨导和电压增益分别为：由以上分析可以看出，单端信号输出时，V0是以交流地为参考的。同时，由于是差分输出，此放大器跨导和电压增益分别为： (gm=gm1=gm2) （6-43） （6-44）

47. VBS 0 （2）PMOS输入的CMOS差分放大器 PMOS输入的差分放大器工作原理与NMOS输入的相似，但应注意的是两种电路形式的性能与工艺选择有很大的关系。 图6-16 PMOS输入差分放大器 例如：对于n型衬底P阱工艺，应采用NMOS输入还是PMOS输入？ 如果是p型衬底N阱工艺呢？

48. 6.2.5 反相放大器 1、有源电阻反相放大器 （1）小信号电压增益及输出电阻 图6-17 有源电阻反相器及其等效电路 （6-45） （6-46）

49. （2）小信号频率响应 图6-18 考虑了寄生电容的反相器结构及其小信号等效模型 根据小信号模型，可得此放大器表征频率响应的传输函数： （6-47）

50. S为复频率变量，此放大器的拐点频率或称为主极点频率： （6-48） 比较（6-45）、（6-48）可得： 欲使AV，应有gm21，放大器带宽变窄，可见，其增益与带宽相互制约，此结构多用于要求带宽较宽，增益不高的场合。